ハードウェア設計エンジニア

アナログデザイン

ADC、DAC、電力管理アナログ回路設計
IP、PLL、Serdes
アナログレイアウト
アナログシミュレーション
物理的検証
40nm、28nm、22nmプロセスの経験

ケイデンスツールの経験
– Virtuoso、Spectreなど*

スキル
–アナログ、回路設計、レイアウト設計

ツール– Virtuoso、Spectre

コンポーネント
– ADC、DAC、DC-DCコンバーター、LDO、POR、BGR、PLL、Serdes

論理設計

論理設計、リントチェック、
合成、等価性チェック、CDC検証

ロジック検証、システムVerilog、
UVM、コードカバレッジ、アサーション
チップレベルの検証、ARMコア、
プロトコル（PCIe、イーサネット、USB、DDRなど

oデザインコンパイラ、フォーマル、
コンフォーマル、スパイグラス*

スキル-ロジックデザイン、
ロジック検証合成、
リント、カバレッジ、アサーション

言語/方法論

• SystemVerilog、UVM

IP /プロトコル–
ARM、PCIe、USB、イーサネット、DDR
ツール

• デザインコンパイラ、

フォーマル、コンフォーマル、スパイグラス

物理設計

フロアプラン、CTS、STA、PnR、
物理的検証を実行します
40nm、28nm、22nm、14nmプロセスの経験

SynopsysまたはCadenceフローの経験
– ICC、Innovus、PrimeTime、Formality、Calibre

物理設計、PnR、STA、CTS、物理検証
ICC、Innovus、PrimeTime、Formality、Calibre

論理設計

論理設計、リントチェック、
合成、等価性チェック、CDC検証の経験
ロジック検証、システムVerilog、UVM、コードカバレッジ、アサーションの経験
画像処理ベースのデザインの経験

oデザインコンパイラ、
フォーマル、コンフォーマル、
スパイグラス

スキル-ロジックデザイン、ロジック検証合成、
リント、カバレッジ、アサーション

言語/方法論

• SystemVerilog、UVM

ツール-デザインコンパイラ、
フォーマル、コンフォーマル、スパイグラス